# Chez IBM, selon des salariés, un modèle ajusté sur le VHDL maison est déployé pour expliquer aux concepteurs logiques le code de conception matérielle existant

Page: https://flyvolo.ai/fr/changes/ev-20250514-chip-design-engineer-14
Date: 2025-05-14 · Étape: Déploiement réel
Ce relevé peut-il faire évoluer un jugement sur une tâche ? oui
Métier: https://flyvolo.ai/fr/careers/chip-design-engineer

## Périmètre

États-Unis, un employeur. Un article rédigé par des salariés de l'employeur indique qu'un modèle ajusté par instructions et personnalisé sur son VHDL a été déployé à l'usage des concepteurs logiques, qui collent du code et en obtiennent une explication. Le rapport entre avis positifs et avis négatifs s'établit à environ 70 % contre 30 %. L'entreprise le déploie pour aider les nouveaux concepteurs à se familiariser avec les conceptions existantes. Cette première mise en œuvre est orientée vers le retour des utilisateurs ; le modèle explique le code au lieu de l'écrire, et aucune évolution du temps des concepteurs n'est mesurée.

## Source

- Dupuis, Nair, Ramji et al. (IBM Research and IBM Infrastructure) — 'Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors', arXiv:2505.09610 (14 May 2025) — https://arxiv.org/abs/2505.09610 (source primaire)

## Ce que cela veut dire

Chez un fabricant de puces, lire et comprendre le RTL existant se fait désormais avec un modèle construit sur le code de l'entreprise.

## Ce qu’il ne montre pas encore

La prépublication d'un seul employeur sur ses propres outils ; l'outil explique le code sans l'écrire, et aucun effet sur le temps de travail ou les effectifs n'est indiqué.

## Comment le vérifier vous-même

Ouvrir arXiv:2505.09610 et chercher « We have deployed the instruction-tuned model for use by logic designers ».


Plus : https://flyvolo.ai/llms.txt