# IBMの社員によれば、自社のVHDLで調整したモデルが、既存のハードウェア設計コードを説明するため論理設計者向けに配備されている

ページ: https://flyvolo.ai/ja/changes/ev-20250514-chip-design-engineer-14
日付: 2025-05-14 · 段階: 実際の導入
この記録は業務の判断を動かせますか? できる
職業: https://flyvolo.ai/ja/careers/chip-design-engineer

## 適用範囲

米国、雇用主1社。同社社員による論文は、自社のVHDLでカスタマイズした指示調整済みモデルが論理設計者の利用向けに配備されており、設計者はコードを貼り付けて説明を得ること、高評価と低評価の比率はおよそ70%対30%で推移していること、新しい設計者が既存の設計を早く把握できるよう同社がこれを展開していることを述べている。最初の実装はフィードバック重視のものであり、モデルはコードを書くのではなく説明する。設計者の時間の変化は測定されていない。

## 出典

- Dupuis, Nair, Ramji et al. (IBM Research and IBM Infrastructure) — 'Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors', arXiv:2505.09610 (14 May 2025) — https://arxiv.org/abs/2505.09610 (一次資料)

## これが意味すること

あるチップメーカーでは、既存のRTLを読んで理解する作業が、自社のコードで構築したモデルを使って行われるようになっている。

## まだ示していないこと

雇用主自身のプレプリント1本である。ツールはコードを説明するが書きはせず、時間や人員への影響は示されていない。

## 自分で確かめる方法

arXiv:2505.09610 を開き、"We have deployed the instruction-tuned model for use by logic designers" を探すこと。


詳しくは: https://flyvolo.ai/llms.txt