# サムスンは、自社のアナログ設計でトランジスタのサイジングを強化学習と遺伝的アルゴリズムで自動化し、HBM4 の設計期間をおよそ半分にしたと述べる

ページ: https://flyvolo.ai/ja/changes/ev-20260317-chip-design-engineer-13
日付: 2026-03-17 · 段階: 実際の導入
この記録は業務の判断を動かせますか? できる
職業: https://flyvolo.ai/ja/careers/chip-design-engineer

## 適用範囲

韓国。デバイスソリューション部門のAIセンター長の講演についてのこの半導体メーカー自身のページは、サムスンがアナログ設計とロジック設計を中心に設計ワークフロー全体にエージェント型AIを適用していること、強化学習と遺伝的アルゴリズムを取り入れてトランジスタのサイジングを自動化していること、設計ルール違反を事前に予測してレイアウトに織り込んでいること、そして設計期間が約50%短縮され、HBM4 でピンあたり最大13 Gbps を可能にしたことを述べている。自社のチップについての会社自身の主張であり、トポロジーと仕様を誰が決めるかは述べられておらず、同じページにある複数エージェントによるレイアウトのワークフローは将来の計画である。

## 出典

- Samsung Semiconductor tech blog — 'Samsung Showcases Agentic AI–Driven Semiconductor Engineering Innovation at NVIDIA GTC 2026' (published September 4, 2026; talk of March 17, 2026) — https://semiconductor.samsung.com/news-events/tech-blog/samsung-showcases-agentic-ai-driven-semiconductor-engineering-innovation-at-nvidia-gtc-2026/ (一次資料)

## これが意味すること

ある大手半導体メーカー自身のアナログ設計では、トランジスタのサイジングが自動探索に移った。

## まだ示していないこと

会社自身の主張であり、トポロジーと仕様を誰が決めるかについては何もない。

## 自分で確かめる方法

NVIDIA GTC 2026 でのエージェント型AIについての Samsung Semiconductor の技術ブログ記事を開き、「to automate transistor sizing」を探すこと。


詳しくは: https://flyvolo.ai/llms.txt