# Na IBM, um modelo ajustado ao VHDL da empresa está implementado para os projetistas de lógica explicarem código existente de projeto de hardware, dizem funcionários

Página: https://flyvolo.ai/pt/changes/ev-20250514-chip-design-engineer-14
Data: 2025-05-14 · Fase: Implementação real
Este registo pode alterar um juízo sobre uma tarefa? sim
Profissão: https://flyvolo.ai/pt/careers/chip-design-engineer

## Âmbito

Estados Unidos, um empregador. Um artigo de funcionários do empregador diz que um modelo ajustado por instruções e personalizado com o seu VHDL foi implementado para uso pelos projetistas de lógica, que colam código e recebem uma explicação; que a proporção de polegares para cima e para baixo está em cerca de 70% para 30%; e que a empresa o está a implementar para ajudar novos projetistas a familiarizarem-se com projetos existentes. A primeira implementação está orientada para a recolha de apreciações; o modelo explica código em vez de o escrever, e não é medida nenhuma alteração no tempo dos projetistas.

## Fonte

- Dupuis, Nair, Ramji et al. (IBM Research and IBM Infrastructure) — 'Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors', arXiv:2505.09610 (14 May 2025) — https://arxiv.org/abs/2505.09610 (fonte primária)

## O que isto significa

Num fabricante de chips, ler e compreender RTL existente faz-se agora com um modelo construído sobre o código da própria empresa.

## O que ainda não demonstra

A pré-publicação do próprio empregador; a ferramenta explica código e não o escreve, e não é indicado nenhum efeito no tempo ou no pessoal.

## Como o verificar por si

Abra arXiv:2505.09610 e procure "We have deployed the instruction-tuned model for use by logic designers".


Mais: https://flyvolo.ai/llms.txt