Ingeniero de diseño de chips — tareas, una a una
La unidad de análisis es la tarea, no el nombre del puesto. Cada una de las siguientes lleva su dirección, si el juicio se apoya en evidencia o en una inferencia de la plataforma, el razonamiento y lo que no establece.
Todas las tareas de esta página#
Arquitectura y especificación
Sigue llevándola una persona≈ Inferencia de la plataformaDecidir qué debe hacer el chip, cómo se divide en bloques y qué objetivos de potencia, rendimiento y área debe cumplir cada bloque.
Ningún registro muestra a la IA fijando la arquitectura de un chip. Los bancos de pruebas parten de una especificación que escribió otra persona, y las herramientas de los proveedores optimizan frente a objetivos que fijan los ingenieros. La oficina de estadística de Estados Unidos proyecta que el empleo de ingenieros de hardware informático crecerá un 9 por ciento de 2025 a 2035, mucho más rápido que la media, porque se necesitan estos profesionales para diseñar componentes de productos que usan procesadores, y no menciona la IA.
La ausencia de un registro no es evidencia de que la IA no pueda ayudar aquí, y la proyección abarca a todos los ingenieros de hardware informático de un solo país, no a los arquitectos de chips.
Escribir RTL
Aumentada por la máquina≈ Inferencia de la plataformaEscribir el código de descripción de hardware (Verilog, VHDL) que describe la lógica de cada bloque.
Los modelos escriben código de hardware corto, pero todavía no diseños completos. En 156 problemas de estilo de manual, GPT-4 resolvió el 43,5% al primer intento; en 30 diseños más grandes produjo 15 que funcionaban en al menos uno de cinco intentos; y en un banco de pruebas más reciente con problemas escritos por ingenieros de hardware experimentados, los mejores modelos resolvieron como máximo el 34% de los problemas de generación de código al primer intento. Los autores del primer banco de pruebas dicen que se limita a código repetitivo para diseños relativamente pequeños.
Bancos de pruebas con los modelos de su momento; comprueban si el código funciona, no si cumple potencia, rendimiento y área, y no miden el trabajo de los ingenieros.
Verificación y depuración
Aumentada por la máquina≈ Inferencia de la plataformaConstruir testbenches, ejecutar simulaciones y averiguar por qué un diseño no se comporta según la especificación.
La verificación es donde más les cuesta a los agentes de IA. El banco de pruebas escrito por ingenieros de hardware experimentados encontró especialmente difíciles las tareas agénticas de verificación y de reutilización de diseños existentes. El artículo de NVIDIA sobre sus modelos internos de diseño de chips dice que sus propios estudios internos hallaron que hasta el 60% del tiempo de un diseñador de chips típico se va en tareas de depuración o de listas de comprobación, y sus modelos fueron competitivos al resumir errores: una ayuda para el ingeniero, no un sustituto de la comprobación.
Un banco de pruebas y el relato de una empresa sobre sus modelos internos; la cifra del 60% procede de estudios internos que el artículo no publica.
Planificación de planta, colocación y cierre de temporización
Aumentada por la máquina≈ Inferencia de la plataformaColocar bloques y celdas en el dado de silicio, enrutarlos e iterar hasta que el chip cumpla sus objetivos de potencia, rendimiento y área.
Las herramientas de optimización están en uso en producción, y lo que se afirma sobre su alcance está en disputa. El artículo de Google de 2021 decía que su método de aprendizaje por refuerzo producía planos de planta superiores o comparables a los de las personas en menos de seis horas; una revisión independiente de la Universidad de California en San Diego constató que expertos humanos lo superaron en 5 de 6 comparaciones en diseños grandes con muchas macros, aunque él superó a un algoritmo convencional más fuerte en una medida de temporización. Synopsys dice que sus clientes han hecho el tape-out de más de 100 chips comerciales con su herramienta de IA de optimización del espacio de diseño. Los ingenieros siguen fijando las restricciones y cerrando el diseño.
La cifra de adopción procede de un proveedor de herramientas sobre su propio producto y el método de distribución es de su desarrollador; la revisión independiente evalúa un puñado de diseños, y ninguno mide el tiempo de los ingenieros.
Diseño de circuitos analógicos y a medida
Aumentada por la máquina≈ Inferencia de la plataformaElegir tamaños de transistores y dibujar la disposición de amplificadores, convertidores de datos y otros bloques analógicos.
El diseño analógico ha dependido durante mucho tiempo de la intuición experta, y las herramientas de investigación empiezan a encargarse de la búsqueda. Un sistema académico entrenado con aprendizaje por refuerzo cumplió todas las especificaciones objetivo en al menos el 96,3% de los objetivos de diseño evaluados en simulación a nivel de esquemático y diseñó en 68 horas 40 amplificadores operacionales que superaron las comprobaciones de disposición; un agente basado en un modelo de lenguaje diseñó 20 circuitos analógicos en el banco de pruebas de sus autores, que dicen que los modelos aún no pueden diseñar circuitos analógicos muy complejos. Los diseños son tipos de circuito estándar, y un ingeniero sigue eligiendo la topología y la especificación.
Estudios académicos sobre circuitos estándar; no muestran uso en el diseño analógico comercial.
Scripts de herramientas y flujos de diseño
Aumentada por la máquina≈ Inferencia de la plataformaEscribir los scripts que controlan las herramientas de diseño y responder a preguntas sobre el flujo de diseño.
Aquí es donde la ayuda de la IA es más directa. NVIDIA creó modelos adaptados al dominio para sus propios diseñadores de chips, y su artículo informa de que el más grande superó a GPT-4 al responder preguntas de ingeniería y generar scripts de herramientas.
La evaluación de una empresa sobre sus propios modelos internos; no dice cuánto cambió el tiempo de los ingenieros.