チップ設計エンジニア · 業務ごと

アーキテクチャと仕様

AIがチップのアーキテクチャを決めていることを示す記録はない。ベンチマークは他の誰かが書いた仕様から始まり、ベンダーのツールは技術者が定めた目標に向けて最適化する。米国の統計局は、コンピュータハードウェアエンジニアの雇用が2025年から2035年に9%増え、平均よりはるかに速いと予測している。プロセッサを使う製品の部品を設計するのにこうした働き手が必要だからであり、AIには触れていない。

記録がないことは、AIがここで役に立てないという証拠ではない。また予測は一国のコンピュータハードウェアエンジニア全体を対象としたものであり、チップのアーキテクトに限ったものではない。

RTLを書く

モデルは短いハードウェアのコードは書くが、設計全体はまだ書けない。教科書的な問題156件では GPT-4 は43.5%を初回で通し、より大きな設計30件では、五回の試行のうち少なくとも一回で動くものを15件出した。そして経験豊富なハードウェアエンジニアが書いた問題による新しいベンチマークでは、最良のモデルでもコード生成問題の34%までしか初回で通せなかった。最初のベンチマークの著者たちは、それが比較的小さな設計の定型的なコードに限られると述べている。

その時点のモデルによるベンチマークである。確かめているのはコードが動くかどうかであって、消費電力・性能・面積を満たすかどうかではなく、技術者の仕事も測っていない。

検証とデバッグ

検証は、AIエージェントが最も苦戦するところである。経験豊富なハードウェアエンジニアが書いたベンチマークは、検証と既存設計の再利用を含むエージェント型のタスクが特に難しいことを見出した。NVIDIA は社内のチップ設計モデルについての論文で、自社の社内調査によれば典型的なチップ設計者の時間の最大60%がデバッグやチェックリストのタスクに費やされていると述べており、同社のモデルはバグの要約で互角の性能を示した——技術者の助けにはなるが、確認の作業を肩代わりするものではない。

一つのベンチマークと、ある企業が自社の社内モデルについて述べたものである。60%という数字は、論文が公表していない社内調査による。

フロアプラン、配置、タイミング収束

最適化ツールは実運用で使われているが、それがどこまでできるかについての主張には異論がある。Google の2021年の論文は、自社の強化学習の手法が六時間足らずで人間より優れているか同等のフロアプランを生成したと述べた。University of California, San Diego での独立した再評価は、大規模でマクロの多い設計についての6回の比較のうち5回で人間の専門家がそれを上回り、一方でその手法は、より強力な従来のアルゴリズムを一つのタイミング指標で上回ったことを見出した。Synopsys は、顧客が同社のAI設計空間最適化ツールを使って100を超える商用チップをテープアウトしたと述べている。制約を定め、設計を仕上げるのはいまも技術者である。

採用の数字はツールのベンダーが自社製品について述べたものであり、配置の手法はその開発者自身のものである。独立した再評価が試したのは少数の設計であり、どれも技術者の時間を測っていない。

アナログ回路とカスタム回路の設計

アナログ設計は長く専門家の勘に頼ってきたが、研究用のツールがその探索を担いはじめている。強化学習で訓練されたある学術的なシステムは、回路図シミュレーションで試した設計目標の少なくとも96.3%ですべての目標仕様を満たし、レイアウト検証を通る演算増幅器40個を68時間で設計した。言語モデルのエージェントは著者たちのベンチマークで20のアナログ回路を設計したが、著者たちはモデルがまだ高度に複雑なアナログ回路を設計できないと述べている。設計は標準的な種類の回路であり、トポロジーと仕様を選ぶのはいまも技術者である。

標準的な回路についての学術研究である。商用のアナログ設計で使われていることは示していない。

ツールのスクリプトと設計フロー

AIの助けが最も直接に効くのはここである。NVIDIA は自社のチップ設計者のためにドメイン適応したモデルを作り、その論文は、最大のモデルが技術的な質問への回答とツールのスクリプト生成で GPT-4 を上回ったと報告している。

ある企業が自社の社内モデルを評価したものである。技術者の時間がどれだけ変わったかは述べていない。