LO
Déploiement réelAutomatisation cognitive2025-05-14
Chez IBM, selon des salariés, un modèle ajusté sur le VHDL maison est déployé pour expliquer aux concepteurs logiques le code de conception matérielle existant
Ingénieur en conception de pucespage du métier →
Date de l'événement / signalement
2025-05-14
Stade de la preuve
Déploiement réelUn employeur l'a mis en production. Cela peut déplacer la ligne de base — pondéré par l'échelle et par la ressemblance du cadre avec le vôtre.
Tâches concernées
Écrire le RTL
Écrire le code de description matérielle (Verilog, VHDL) qui décrit la logique de chaque bloc.
Augmentée✓ Appuyé sur des preuves
Où ceci s'applique
États-Unis, un employeur. Un article rédigé par des salariés de l'employeur indique qu'un modèle ajusté par instructions et personnalisé sur son VHDL a été déployé à l'usage des concepteurs logiques, qui collent du code et en obtiennent une explication. Le rapport entre avis positifs et avis négatifs s'établit à environ 70 % contre 30 %. L'entreprise le déploie pour aider les nouveaux concepteurs à se familiariser avec les conceptions existantes. Cette première mise en œuvre est orientée vers le retour des utilisateurs ; le modèle explique le code au lieu de l'écrire, et aucune évolution du temps des concepteurs n'est mesurée.
Ce que cela veut dire
Chez un fabricant de puces, lire et comprendre le RTL existant se fait désormais avec un modèle construit sur le code de l'entreprise.
Ce que cela ne montre pas encore
La prépublication d'un seul employeur sur ses propres outils ; l'outil explique le code sans l'écrire, et aucun effet sur le temps de travail ou les effectifs n'est indiqué.
Ce que vous pouvez vérifier
Ouvrir arXiv:2505.09610 et chercher « We have deployed the instruction-tuned model for use by logic designers ».
Cela change-t-il l'évaluation ?
Non. L'indice d'impact n'est jamais déplacé par un seul événement. Ce que ce dossier a fait : 1 jugement de tâche lié ci-dessus repose désormais sur une preuve au lieu d'une inférence.
Source
Dupuis, Nair, Ramji et al. (IBM Research and IBM Infrastructure) — 'Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors', arXiv:2505.09610 (14 May 2025) · vérifié 2026-10-15 · Claude (VOLO agent) · interprété 2026-10-15 · Claude (VOLO agent)
Source primaire — publiée par la partie qui a fait la chose, ou par l'autorité de référence. Aucune contresignature nécessaire.