Samsung dice que automatiza el dimensionado de transistores en su propio diseño analógico con aprendizaje por refuerzo y algoritmos genéticos, y que reduce aproximadamente a la mitad el tiempo de diseño para HBM4

Fecha del hecho / publicación

Categoría de la evidencia

Tareas sobre las que incide

Dónde aplica esto

Corea del Sur. La propia página del fabricante de chips sobre una charla del responsable de su centro de IA de soluciones de dispositivos dice que Samsung aplica IA agéntica en sus flujos de diseño, con foco en el diseño analógico y lógico, que ha incorporado aprendizaje por refuerzo y algoritmos genéticos para automatizar el dimensionado de transistores, que predice de antemano las infracciones de reglas de diseño y las incorpora al layout, y que el tiempo de diseño se redujo alrededor de un 50%, lo que permite hasta 13 Gbps por pin en HBM4. Es la afirmación de la propia empresa sobre sus propios chips; no se dice quién fija la topología y la especificación, y el flujo de layout multiagente de la misma página es un plan futuro.

Qué significa esto

Qué no muestra todavía

Es la afirmación de la propia empresa, sin nada sobre quién fija la topología y la especificación.

Qué puedes comprobar

¿Cambia la evaluación?

Fuente